



AiP31108

64 通道点阵 LCD 列驱动电路

产品说明书

说明书发行履历:

版本	发行时间	新制/修订内容
2010-01-A1	2010-01	新制
2012-01-A2	2012-01	增加说明书编号及发行履历
2018-03-A3	2018-03	更新模板, 更新PAD图
2019-08-A4	2019-08	更新模板
2021-12-A5	2021-12	添加订购信息



1、概述

AiP31108是一种具有64通道输出的点阵式液晶显示列驱动器。芯片由显示存储器、64位数据锁存器、64位驱动器和解码逻辑组成。芯片内含的RAM用来存储从8位MCU传输来的显示数据并产生点阵液晶的驱动信号, AiP31108和AiP31107共同组成液晶驱动模块。其主要特点如下:

- 64 通道点阵式液晶列驱动
- 输入、输出信号

输入:

- 1) 8 位并联显示数据
- 2) MPU 产生的控制信号
- 3) 分级电压偏置 (V0R,V0L,V2R,V2L,V3R,V3L,V5R,V5L)

输出: 64 通道液晶驱动

- MPU 产生的显示数据存储在 RAM 中
- 内部 RAM
 - 1) 容量: 512 字节 (4096 位)
 - 2) RAM 每位数据: DATA=1: ON DATA=0: OFF
- LCD 显示占空比: 1/32~1/64
- LCD 驱动电压: 8V~17V (VDD-VEE)
- 电源电压: 2.7V~5.5V
- 高压 CMOS 工艺
- 芯片尺寸: 3815×3760 (um×um)
- 芯片衬底接VDD或浮空
- 封装形式: QFP100/DIE

订购信息:

管装:


产品料号	封装形式	打印标识	管装数	盒装管	盒装数	备注说明
AiP31108NF100.TB	QFP100	AiP31108	66PCS/板	10 板/盒	660PCS/盒	塑封体尺寸: 14mm×20mm 引脚间距: 0.65mm

注: 如实物与订购信息不一致, 请以实物为准。




2、功能框图及引脚说明

2.1、功能框图





2.2、引脚排列图





2.3、引脚说明

管脚号	符 号	I/O	说 明															
3 78 73 8	VDD VSS VEE1 VEE2	电源	典型使用条件: 内部逻辑电压 (+5V±10%) 地 (0V) LCD 驱动电压 VSS=0V, VDD=+5V±10%, VDD-VEE=8V~17V VEE1 和 VEE2 连在同一电压上															
74, 7 76, 5 77, 4 75, 6	V0L, V0R V2L, V2R V3L, V3R V5L, V5R	电压	LCD 驱动偏置电压 <table><tr><th>选择电平</th><th colspan="2">非选择电平</th></tr><tr><td>V0L(R), V5L(R)</td><td colspan="2">V2L(R), V3L(R)</td></tr></table> V0L 和 V0R (V2L&V2R,V3L&V3R,V5L&V5R) 连在同一电压			选择电平	非选择电平		V0L(R), V5L(R)	V2L(R), V3L(R)								
选择电平	非选择电平																	
V0L(R), V5L(R)	V2L(R), V3L(R)																	
92 91 90	CS1B CS2B CS3	I	片选 为了芯片有效, 端口必须为 CS1B=L, CS2B=L, CS3=H															
2	M	I	液晶驱动转换信号															
1	ADC	I	地址控制信号: 决定存储器 Y 地址和数据输出端的对应关系 ADC=H→Y0:S1-Y63:S64 ADC=L→Y0:S64-Y63:S1															
100	FRM	I	同步控制信号: 当 frame 信号变高后同步行信号和帧信号并预置 6 位 Z 计数器															
99	E	I	使能信号 写模式(R/W=L) →DB<0:7>数据在 E 的下降沿被锁存 读模式(R/W=H) →E 为高电平时 DB<0:7>为读出数据															
98 97	CLK1 CLK2	I	内部工作两相时钟信号 该时钟信号用来执行显示 RAM 数据的输入/输出															
96	CL	I	显示同步信号: 显示数据在 CL 信号上升沿被锁存, 在 CL 下降沿 Z 地址寄存器增 1															
95	RS	I	数据或指令 RS=H →DB<0:7>: 显示 RAM 数据 RS=L →DB<0:7>: 指令数据															
94	R/W	I	读/写 R/W=H→数据出现在 DB<0:7>上, 当 E=H, CS1B=L, CS2B=L, CS3=H 时可以被 CPU 读出 R/W=L→显示数据 DB<0:7>, 当 CS1B=L, CS2B=L, CS3=H 时, 并在 E 的下降沿被写入显示 RAM															
79-86	DB0-DB7	I/O	数据总线 三态 I/O 端口															
72-9	S1-S64	O	LCD 段驱动输出 显示存储器 1: 开 显示存储器 0: 关 (与显示存储器数据以及 M 有关) <table><tr><th>M</th><th>数据</th><th>输出电平</th></tr><tr><td rowspan="2">L</td><td>L</td><td>V2</td></tr><tr><td>H</td><td>V0</td></tr><tr><td rowspan="2">H</td><td>L</td><td>V3</td></tr><tr><td>H</td><td>V5</td></tr></table>			M	数据	输出电平	L	L	V2	H	V0	H	L	V3	H	V5
M	数据	输出电平																
L	L	V2																
	H	V0																
H	L	V3																
	H	V5																



93	RSTB	I	复位信号 当 RSTB=L, - 开/关寄存器被置 0 (显示关) - 显示开始行寄存器被置 0 (Z 地址置 0, 从 0 行显示) 复位后, 这些状态仅能由指令改变。
87, 88, 89	NC	—	未连接

3、电特性

3.1、极限参数

参数名称	符号	额定值	单位	备注
工作电压	VDD	-0.3~+7.0	V	(1)
电源电压	VEE	VDD-19.0~VDD+0.3	V	(4)
驱动器电源电压	V _B	-0.3~VDD+0.3	V	(1), (3)
	V _{LCD}	VEE-0.3~VDD+0.3	V	(2)
工作温度	T _{amb}	-40~+85	°C	—
存储温度	T _{stg}	-55~+125	°C	—
焊接温度	T _L	250	°C	10 秒

注:

(1) 电压均相对于 VSS=0V。

(2) VEE1、VEE2 接相同的电源电压, VLCD=VDD-VEE。

(3) 对于 M、FRM、CL、RSTB、ADC、CLK1、CLK2、CS1B、CS2B、CS3、E、R/W、RS 和 DB0-DB7。

(4) 对于 VOL(R), V2L(R), V3L(R) 和 V5L(R)。

$VDD \geq V0L = VOR \geq V2L = V2R \geq V3L = V3R \geq V5L = V5R \geq VEE$ 。

3.2、电气特性

3.2.1、直流特性

(除非特殊说明, VDD=+5V±10%, VSS=0V, |VDD-VEE|=8~17V, T_{amb}=-40~+85°C)

参数名称	符号	条件	最小	典型	最大	单位	备注
输入高电压	V _{IH1}	—	0.7VDD	—	VDD	V	(1)
	V _{IH2}	—	2.0	—	VDD	V	(2)
输入低电压	V _{IL1}	—	0	—	0.3VDD	V	(1)
	V _{IL2}	—	0	—	0.8	V	(2)
输出高电压	V _{OH}	I _{OH} =-200uA	2.4	—	—	V	(3)
输出低电压	V _{OL}	I _{OL} =1.6mA	—	—	0.4	V	(3)
输入漏电流	I _{LKG}	VIN=VSS-VDD	-1.0	—	1.0	uA	(4)
三态(关)输入电流	I _{TSL}	VIN=VSS-VDD	-5.0	—	5.0	uA	(5)
驱动输入漏电流	I _{DIL}	VIN=VEE-VDD	-2.0	—	2.0	uA	(6)
工作电流	I _{DD1}	在显示期间	—	—	150	uA	(7)
	I _{DD2}	数据访问期间 访问周期=1MHz	—	—	600	uA	(7)
导通电阻	R _{ON}	VDD-VEE=15V I _{LOAD} =±0.1mA	—	—	7.5	KΩ	(8)



注:

- (1) CL, FRM, M, RSTB, CLK1, CLK2。
- (2) CS1B, CS2B, CS3, E, R/W, RS, DB0-DB7。
- (3) DB0-DB7。
- (4) 除 DB0-DB7。
- (5) DB0-DB7 在高阻抗。
- (6) VOL(R), V2L(R), V3L(R), V5L(R)。
- (7) 1/64 占空比, FCLK=250KHz, 帧频率为 70Hz, 输出: 空载。
- (8) $VDD-V_{EE}=15.5V$ $VOL(R)>V2L(R)=VDD-2/7(VDD-V_{EE})>V3L(R)=V_{EE}+2/7(VDD-V_{EE})>V5L(R)$ 。

3.2.2、交流特性 ($VDD=+5V \pm 10\%$, $VSS=0V$, $T_{amb}=-40 \sim +85^{\circ}C$)

时序

参数名称	符号	最小	典型	最大	单位
CLK1、CLK2 周期时间	t_{CY}	2.5	—	20	us
CLK1 低电平宽度	t_{WL1}	625	—	—	ns
CLK2 低电平宽度	t_{WL2}	625	—	—	
CLK1 高电平宽度	t_{WH1}	1875	—	—	
CLK2 高电平宽度	t_{WH2}	1875	—	—	
CLK1-CLK2 相位差	t_{D12}	625	—	—	
CLK2-CLK1 相位差	t_{D21}	625	—	—	
CLK1、CLK2 上升时间	t_R	—	—	150	
CLK1、CLK2 下降时间	t_F	—	—	150	




图 1、外部时钟波形



显示控制时序

参数名称	符号	最小	典型	最大	单位
FRM 延迟时间	t_{DF}	-2	—	+2	us
M 延迟时间	t_{DM}	-2	—	+2	us
CL 低电平宽度	t_{WL}	35	—	—	us
CL 高电平宽度	t_{WH}	35	—	—	us




图 2、显示控制波形

MPU 接口

参数名称	符号	最小	典型	最大	单位
E 周期	t_C	1000	—	—	ns
E 高电平宽度	t_{WH}	450	—	—	ns
E 低电平宽度	t_{WL}	450	—	—	ns
E 上升时间	t_R	—	—	25	ns
E 下降时间	t_F	—	—	25	ns
地址设置时间	t_{ASU}	140	—	—	ns
地址保持时间	t_{AH}	10	—	—	ns
数据设置时间	t_{DSU}	200	—	—	ns
数据延迟时间	t_D	—	—	320	ns
数据保持时间 (写)	t_{DHW}	10	—	—	ns
数据保持时间 (读)	t_{DHR}	20	—	—	ns




图 3、MPU 写时序






图 4、MPU 读时序





4.2、应用说明

运行原理及方法

I/O 缓冲器

输入缓冲器控制着芯片是否处于有效状态。只有当 CS1B~CS3 为有效模式，否则数据的输入/输出和指令不会被执行，内部状态不变。RSTB 和 ADC 的运行与 CS1B-CS3 的状态无关。

输入寄存器

输入寄存器提供了一个芯片与具有不同工作频率的 MPU 的接口。输入寄存器临时存储用来暂存写进显示 RAM 数据，当 CS1B~CS3 有效，R/W 和 RS 选择输入寄存器。从 MPU 来的数据被写入到输入寄存器，然后再写入到显示存储器中。数据在 E 信号的下降沿被锁存并由内部操作自动写入显示 RAM。

输出寄存器

当 CS1B、CS2B 和 CS3 处于有效且 R/W=RS=H 时，输出寄存器暂存显示寄存器中的数据。当 CS1B、CS2B 和 CS3 处于有效且 R/W=H，RS=L 时，状态数据（忙检查）可以被读出。读显示 RAM 中的数据，需要两次读操作指令访问，第一次，显示数据 RAM 被锁存在输出寄存器中，第二次，MPU 读出锁存的数据。忙标志不需要读两次。

RS	R/W	功 能
L	L	指令
	H	状态读（忙检测）
H	L	写数据（从输入寄存器到显示数据存储器）
	H	读数据（从显示数据存储器到输出寄存器）



复位

系统可以被以下两种方式初始化: 当上电时 RSTB 端保持低电平; 接收 MPU 的指令;


当 RSTB 端置低电平, 执行下列步骤:

- 显示关
- 显示开始位置寄存器置 0 (Z 计数器)

当 RSTB 为低时, 除了读状态指令外其它的指令不被接收。因此, 在确认 DB4=0 (清除 RSTB) 和 DB7=0 (准备好) 后执行其它指令


初始供电条件 如下表


参 数	符 号	最 小	典 型	最 大	单 位
复位时间	t_{RS}	1.0	—	—	μs
上升时间	t_R	—	—	200	ns



忙标志

忙标志表示 AiP31108 的忙/闲状态, 当忙标志为高时, 表示 AiP31108 正在执行内部操作, 当忙标志为低时, AiP31108 可以接受外部命令或数据, DB7 表示忙标志。





显示开关触发器

显示开/关触发器使液晶显示开/关。当该触发器被复位（逻辑低电平），段输出端输出选择电压或非选择电压；当该触发器被置位（逻辑高电平）时，不管 RAM 中的数据，段输出端输出均为非选择电压。显示开/关触发器状态可由指令修改。在 RSTB 端为低电平时，段输出端无信号。读状态指令读出在 DB5 上表示该触发器状态。该触发器由 CL 信号同步。

X 页寄存器

X 页寄存器用来标识内部显示 RAM 页，无计数功能，地址由指令设置。

Y 地址计数器

Y 地址计数器标识内部显示 RAM 地址，由指令设置，并在读或写操作时自动增 1。

显示数据存储寄存器

显示数据存储寄存器存储液晶显示数据。“1”为显示，“0”为关闭。

显示数据 RAM 地址和段输出由 ADC 控制。

— ADC=H → Y-地址 0:S1 -Y 地址 63:S64。

— ADC=L → Y-地址 0:S64 -Y 地址 63:S1。

ADC 端接 VDD 或 VSS。

显示起始行寄存器

显示开始行寄存器表示液晶显示器顶行和显示 RAM 中的数据的地址的对应关系。开始行设置指令数据中的 DB<0:5>被锁存在显示开始寄存器中。并在 FRM 为高时，锁存数据传送至 Z 地址计数中。这个操作作用于滚动液晶屏的显示内容。



显示控制指令

显示控制指令控制 AiP31108 内部状态, 指令由 MPU 接收。下表为控制指令:

指令	RS	R/W	DB 7	DB 6	DB 5	DB 4	DB 3	DB 2	DB 1	DB 0	功能
显示开/关	L	L	L	L	H	H	H	H	H	L/H	控制显示开/关, 不影响内部状态和显示存储器数据。L: OFF, H: ON
设置地址 (Y 地址)	L	L	L	H	Y 地址 (0-63)						设置 Y 地址计数器中 Y 地址
设置页 (X 地址)	L	L	H	L	H	H	H	页 (0-7)			设置 X 地址寄存器中 X 地址
显示起始行 (Z 地址)	L	L	H	H	显示开始行 (0-63)						设置显示开始行寄存器内容
状态读	L	H	忙	L	开/关	复位	L	L	L	L	读状态: Busy L: 空闲 H: 工作中 开/关 L: 显示开 H: 显示关 复位 L: 正常 H: 复位
写显示数据	H	L	写数据								写数据 (DB0:7) 到显示存储器, 写指令后, Y 地址自动增 1。
读显示数据	H	H	读数据								从显示存储器中读取数据到数据总线

显示开/关

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	0	0	0	1	1	1	1	1	D

显示数据在 D=1 时显示在 D=0 时消失。尽管当 D=0 时显示数据不在屏幕上显示, 该数据依然保存在存储器中, 因此可以将 D=0 改变到 D=1 使其显示。

设置地址 (Y 地址)

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	0	0	1	AC5	AC4	AC3	AC2	AC1	AC0

显示数据存储器的 Y 地址 (AC0-AC5) 在 Y 计数器中设置。地址由指令设置并在对显示 RAM 读或写时自动增 1。



设置页 (X 地址)

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	0	1	0	1	1	1	AC2	AC1	AC0

显示存储器的 X 地址 (AC0-AC2) 在 X 地址寄存器在 X 地址寄存器中设置。MPU 中读/写操作在这一页面执行, 直到下一个页被设置。

显示开始行 (Z 地址)

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	0	1	1	AC5	AC4	AC3	AC2	AC1	AC0

显示存储器的 Z 地址在显示开始行寄存器中被设置并显示在屏幕顶端。当显示占空比为 1/64 或其它 (1/32-1/64), 在 LCD 显示屏从显示开始指令指定的行开始显示。

读状态

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	1	BUSY	0	ON/OFF	RESET	0	0	0	0

- BUSY
BUSY=1, 芯片执行内部操作, 不接受指令。
BUSY=0, 芯片准备好接收指令。
- 开/关
当开/关=1 显示关
当开/关=0 显示开
- 复位
RESET=1 系统正在被初始化, 在这个状态下, 除状态读指令外, 其余不接收
RESET=0 系统初始化结束, 系统可以正常工作

写显示数据

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
1	0	D7	D6	D5	D4	D3	D2	D1	D0

写数据 (D0-D7) 至显示存储器, 写指令结束后, Y 地址自动增 1。

读显示数据

RS	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
1	1	D7	D6	D5	D4	D3	D2	D1	D0

从显示存储器读数据 (D0-D7), 读指令结束后, Y 地址自动增 1。



4.3、软件例程

利用一个 AiP31107 和二个 AiP31108 完成 12864 模组驱动, CPU 采用 AT89C52, 间接控制方式。AiP31108 片选为 CS1B=L, CS2B=L, CS3=H 时有效, 邦定时 CS1B 和 CS2B 直接接地, CS3B 外连至模组片选引脚, 二个 AiP31108 的 CS3 在例程中分别定义为 CS1, CS2。

RS	EQU	P1.1	
RW	EQU	P1.2	
E	EQU	P1.0	
CS1	EQU	P1.3	
CS2	EQU	P1.4	
RST	EQU	P1.5	
DB0~7	EQU	P0	
COM	EQU	5EH	; 指令数据寄存器
DAT	EQU	5FH	; 显示数据寄存器

(1) 忙标志检测子程序

```
BUSYT: CLR RS
        SETB RW
BUSYT1: MOV A, #0FFH
        MOV P0, A
        SETB E
        NOP
        NOP
        MOV A, P0
        JB ACC.7, BUSYT1
        CLR E
        RET
```



(2) 写指令子程序

```
COMW:  SETB    CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        LCALL   BUSYT
        LCALL   COMW1
        CLR     CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        RET
COMW1:  CLR     RW
        CLR     RS
        NOP
        NOP
        MOV     P0, COM
        SETB    E
        NOP
        NOP
        CLR     E
        RET
```

(3) 写数据子程序

```
DATW:  SETB    CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        LCALL   BUSYT
        LCALL   DATW1
        CLR     CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        RET
DATW1:  CLR     RW
        SETB    RS
        NOP
        NOP
        MOV     P0, DAT
        SETB    E
        NOP
        NOP
        CLR     E
        RET
```




(4) 读数据子程序

```
DATR:  SETB    CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        LCALL   BUSYT
        LCALL   DATR1
        CLR     CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        RET
DATR1:  MOV     COM, #0B8H          ; 根据需要读取位置设置页地址
        LCALL   COMW
        MOV     COM, #40H          ; 根据需要读取位置设置列地址
        LCALL   COMW
        SETB    CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
        LCALL   BUSYT
        SETB    RW
        SETB    RS
        SETB    E
        NOP
        NOP
        MOV     A, P0
        CLR     E
        CLR     CS1                ; 根据所需操作的 AiP31108 设置 CS1 或 CS2
```



5、PAD 图与 PAD 坐标

5.1、PAD 图



芯片面积: 3815um*3760um

PAD 尺寸: 90um*90um



5.2、PAD 坐标

序号	PAD 名	X	Y	序号	PAD 名	X	Y
1	ADC	-1077.1	1728.725	51	S22	1263	-1728.725
2	M	-1197.1	1728.725	52	S21	1781.4	-1305.275
3	VDD	-1322.1	1728.725	53	S20	1781.4	-1185.275
4	V3	-1781.4	1699.725	54	S19	1781.4	-1065.275
5	V2	-1781.4	1579.725	55	S18	1781.4	-945.275
6	V5	-1781.4	1459.725	56	S17	1781.4	-825.275
7	V0	-1781.4	1339.725	57	S16	1781.4	-705.275
8	VEE	-1781.4	1219.725	58	S15	1781.4	-585.275
9	S64	-1781.4	1097.725	59	S14	1781.4	-465.275
10	S63	-1781.4	974.725	60	S13	1781.4	-345.275
11	S62	-1781.4	854.725	61	S12	1781.4	-225.275
12	S61	-1781.4	734.725	62	S11	1781.4	-105.275
13	S60	-1781.4	614.725	63	S10	1781.4	14.725
14	S59	-1781.4	494.725	64	S9	1781.4	134.725
15	S58	-1781.4	374.725	65	S8	1781.4	254.725
16	S57	-1781.4	254.725	66	S7	1781.4	374.725
17	S56	-1781.4	134.725	67	S6	1781.4	494.725
18	S55	-1781.4	14.725	68	S5	1781.4	614.725
19	S54	-1781.4	-105.275	69	S4	1781.4	734.725
20	S53	-1781.4	-225.275	70	S3	1781.4	854.725
21	S52	-1781.4	-345.275	71	S2	1781.4	974.725
22	S51	-1781.4	-465.275	72	S1	1781.4	1094.725
23	S50	-1781.4	-585.275	73	VEE	1781.4	1219.725
24	S49	-1781.4	-705.275	74	V0	1781.4	1339.725
25	S48	-1781.4	-825.275	75	V5	1781.4	1459.725
26	S47	-1781.4	-945.275	76	V2	1781.4	1579.725
27	S46	-1781.4	-1065.275	77	V3	1781.4	1699.725
28	S45	-1781.4	-1185.275	78	GND	1323.55	1728.725
29	S44	-1781.4	-1305.275	79	DB0	1202.9	1728.725
30	S43	-1257	-1728.725	80	DB1	1082.9	1728.725
31	S42	-1137	-1728.725	81	DB2	962.9	1728.725
32	S41	-1017	-1728.725	82	DB3	842.9	1728.725
33	S40	-897	-1728.725	83	DB4	722.9	1728.725
34	S39	-777	-1728.725	84	DB5	602.9	1728.725
35	S38	-657	-1728.725	85	DB6	482.9	1728.725
36	S37	-537	-1728.725	86	DB7	362.9	1728.725
37	S36	-417	-1728.725	87	CS3	242.9	1728.725
38	S35	-297	-1728.725	88	CS2B	122.9	1728.725
39	S34	-177	-1728.725	89	CS1B	2.9	1728.725
40	S33	-57	-1728.725	90	RSTB	-117.1	1728.725
41	S32	63	-1728.725	91	RW	-237.1	1728.725
42	S31	183	-1728.725	92	RS	-357.1	1728.725
43	S30	303	-1728.725	93	CL	-477.1	1728.725
44	S29	423	-1728.725	94	CLK2	-597.1	1728.725



无锡中微爱芯电子有限公司

Wuxi I-CORE Electronics Co., Ltd.

表 835-11

版次: B3

编号: AiP31108-AX-XS-A003


45	S28	543	-1728.725	95	CLK1	-717.1	1728.725
46	S27	663	-1728.725	96	E	-837.1	1728.725
47	S26	783	-1728.725	97	FRM	-957.1	1728.725
48	S25	903	-1728.725				
49	S24	1023	-1728.725				
50	S23	1143	-1728.725				

单位: um



6、封装尺寸与外形图

6.1、QFP100-14×20-0.65 外形图与封装尺寸

COMMON DIMENSIONS
(UNITS OF MEASURE=MILLIMETER)

SYMBOL	MIN	NOM	MAX
A	—	—	3.30
A1	0.10	—	0.40
A2	2.65	2.75	2.85
A3	1.20	1.30	1.40
b	0.27	—	0.37
b1	0.27	0.30	0.33
c	0.14	—	0.20
c1	0.14	0.15	0.16
D	23.60	23.90	24.20
D1	19.90	20.00	20.10
E	17.60	17.90	18.20
E1	13.90	14.00	14.10
e	0.55	0.65	0.75
G1D	22.00REF		
G1E	16.00REF		
L	0.60	0.80	1.00
L1	1.95REF		
θ	0°	2°	8°
θ 1	11°	13°	15°
θ 2	3°	5°	7°



7、声明及注意事项

7.1、产品中有毒有害物质或元素的名称及含量

部件名称	有毒有害物质或元素									
	铅 (Pb)	汞 (Hg)	镉 (Cd)	六价铬 (Cr (VI)	多溴联 苯 (PBBs)	多溴联 苯醚 (PBD Es)	邻苯二 甲酸二 丁酯 (DBP)	邻苯二 甲酸丁 苯酯 (BBP)	邻苯二甲 酸二(2- 乙基己 基)酯 (DEHP)	邻苯二甲酸 二异丁酯 (DIBP)
引线框	○	○	○	○	○	○	○	○	○	○
塑封 树脂	○	○	○	○	○	○	○	○	○	○
芯片	○	○	○	○	○	○	○	○	○	○
内引线	○	○	○	○	○	○	○	○	○	○
装片胶	○	○	○	○	○	○	○	○	○	○
说明	○: 表示该有毒有害物质或元素的含量在 SJ/T11363-2006 标准的检出限以下。 ×: 表示该有毒有害物质或元素的含量超出 SJ/T11363-2006 标准的限量要求。									

7.2、注意

在使用本产品之前建议仔细阅读本资料;
本资料中的信息如有变化, 恕不另行通知;
本资料仅供参考, 本公司不承担任何由此而引起的任何损失;
本公司也不承担任何在使用过程中引起的侵犯第三方专利或其它权利的责任。